1.引言

集成電路相關(guān)技術(shù)作為發(fā)展前景的技術(shù)。目前，國家高度重視集成電路的芯片研發(fā)領(lǐng)域，特別是集成電路的芯片研發(fā)領(lǐng)域。

近年來，我國越來越多的科研機構(gòu)、高校、IC企業(yè)研發(fā)部門逐步關(guān)注和從事集成電路的電磁兼容性（IC EMC）研究。目前關(guān)于IC EMC國外相關(guān)研究起步較早，發(fā)展迅速，形成了相對完善的理論體系和歐洲法國、德國、美國、韓國、日本、新加坡等先進的測試研究設(shè)備。國內(nèi)相關(guān)IC EMC目前，研究集中在國防科技大學(xué)、浙江大學(xué)、信息工程大學(xué)、中國科學(xué)院微電子研究所等高校，近年來取得了重要成果。

2.電磁敏感度

電磁兼容分為電磁干擾（EMI）和電磁敏感度（EMS）。簡單的說，EMI指影響其他設(shè)備正常工作的電磁輻射，EMS指設(shè)備抵抗外界電磁輻射干擾的能力。目前，電磁敏感性測試分為傳導(dǎo)、輻射、靜電放電、快速脈沖群、浪涌等多個項目。本文介紹了兩種測試方法。

3.電磁敏感度測試方法

3.1 傳導(dǎo)抗擾度

傳導(dǎo)抗擾性試驗主要分為直接功率注入法和大電流注入法。這里介紹了直接功率注入法。直接功率注入法通過干擾源產(chǎn)生干擾脈沖，通過功率放大器、定向耦合器注入網(wǎng)絡(luò)，然后注入測試設(shè)備。設(shè)備的功能狀態(tài)通過故障判斷來確定注入電壓的大小。測試框圖如圖1所示，圖2為實際設(shè)備的配置，具體配置參考IEC62132。

圖1.測試框圖

圖2.測試設(shè)備

在測試過程中，要注意盡量按照測試標(biāo)準(zhǔn)進行測試，此外，相關(guān)測試板的設(shè)計要充分考慮接地設(shè)置。

3.2 靜電放電

靜電放電試驗是設(shè)備抗擾性試驗的重要工程。目前，靜電放電試驗是設(shè)備抗擾性試驗的重要工程。ESD我國研究起步較早，取得了良好的研究成果。ESD相關(guān)測試設(shè)備太貴，一般小型研究機構(gòu)不能從事進一步研究，其研究成果主要集中在測試設(shè)備齊全的大型研究機構(gòu)。

目前國際上有關(guān)系ESD測試的一般標(biāo)準(zhǔn)IEC61000，規(guī)定了ESD脈沖的幅和上升時間如圖3所示，圖4為標(biāo)準(zhǔn)ESD發(fā)生器模型。

圖3.ESD脈沖波形

圖4.ESD發(fā)生器模型

ESD測試方法簡單，只需將測試探頭壓在測試引腳上，注入脈沖波形即可。在測試過程中，測試人員應(yīng)全程佩戴接地手鐲，防止人體靜電干擾。

推薦型號：

SESD216靜電放電發(fā)生器    16.5kV

SESD230靜電放電發(fā)生器    30kV

施羅德授權(quán)代理商：蘇州威銳科電子有限公司